(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—146352

DInt. Cl.3

識別記号

广内整理番号 6913-5B 砂公開 昭和59年(1984) 8月22日

G 06 F 11/28 9/30 15/06

A 7218-5B 7343-5B

発明の数 2 審査請求 未請求

(全 10 頁)

砂シングル・チップ・マイクロコンピュータ方 尤

砂出

東京都港区芝五丁目33番1号日

本電気株式会社内

创特 願 昭58-20125

願 昭58(1983) 2月9日

②発 明 者 河田和秀 人 日本電気株式会社

東京都港区芝5丁目33番1号

邳代 理 人 弁理士 内原晋

1. 発明の名称

修出

シングル・チップ・マイクロコンピュータ方式

2. 特許請求の範囲

(1) 通常モードとデバッグ・モードの2つのモー ドに切り換えるモード切り換え手段と、プログ ラム格納メモリと、命令をデコードする命令デ コーダと、複数の外部端子と、外部端子制御手 段と、前記モード切り換え手段がデバック・モ - ドに切り換っているとき前記複数の外部端子 のうちの所定の外部端子を命令入力端子また。テ - タ入出力端子に指定しかつシングル・チップ マイクロコンピュータをマスター又はスレーブ に指定する機能分担指定手段とを備え、前配モ - ド切り換え手段が通常モードに切り換ってい る場合は前配命令デコーダは前記プログラム格 納メモリから出力される命令をデコードし、前 記モード切り換え手段がデバッグ・モードに切

り換っている場合は前記命令デコーダは前記機 能分担指定手段により命令入力端子に指定され た前配外部端子から入力された命令をデコード し、もし前配シングル・チップ・マイクロコン ピュータがスレーブに指定されており前記命令 入力端子・デ・タ入出力端子のいずれにも指定 されていない前配外部端子を操作する命令がデ コードされた場合は眩外部端子を操作するため のデータを前配データ入出力端子に指定された 前記外部端子より入力又は出力し、もし前記シ ングル・チップ・マイクロコンピュータがマス ターに指定されており前配命令入力端子または 前記デ-タ入出力端子に指定された前記外部端 子を操作する命令がデコードされた場合には眩 外部端子を操作すべきデータを前記データ入出 力端子に指定された前配外部端子に出力または 入力することを特徴とするシングル・チップ・ マイクロコンピュータ方式。

(2) 通常モードとデバッグ・モードの2つの モードに切り換えるモード切換手段と、プログ

特開昭59-146352(2)

ラム格納メモリと、命令をデコードする命令デ コーダと、複数の外部端子と、外部端子制御手 段と、プログラム・カウンタと、前記モード切 り換え手段がデバック・モードに切り換ってい るとき前記複数の外部端子のうちの所定の外部 雄子を命令入力端子 れはデ・タ入出力端子に指 定しかつシングル・チェブ・マイクロコンピュ - タをマスタ - 又はスレープに指定する機能分 担指定手段とを備え、前記モード切り換え手段 が通常モードに切り換っている場合は前記命令 デコーダは前配格納メモリから出力される命令 をデコードし、前記モード切り換え手段がデバ ッグ・モードに切り換っている場合は前記命令 デコーダは所定のタイミングにしたがって前記 3. 発明の詳細な説明 プログラム・カウンタから前記機能分担指定手 段により命令入力端子に指定された前記外部機 子を介して入力された命令をデコードし、もし 前記シングル・チップ・マイクロコンピュータ がスレープに指定されており前記命令入力端子: ・データ入出力端子のいずれにも指定されてい

ない前記外部端子を繰作する命令がデコードさ れた場合は該外部端子を繰作するためのデータ を前記デ-タ入出力端子に指定された前記外部 端子より入力または出力し、もし前記シングル ・チップ・マイクロコンピュ - タがマスターに 指定されており前配命令入力端子または前記デ - タ入出力端子に指定された前記外部端子を繰 作する命令がデコードされた場合には眩外部端 子を操作すべきデータを前記データ入出力端子 に指定された前記外部端子に出力または入力す ることを特徴とするシングル・チップ・マイク ロコンピュータ方式。

(発明の属する技術分野)

本発明は、プログラムを格納するプログラム・ メモリを内蔵したシンクル・チップ・マイクロコ ンピュータ方式に関する。

(従来技術)

集積回路技術の進歩により、現在では、中央制

御処理装置 (CPU)。 プログラム・メモリ。ラン ダムアクセスメモリ (RAM) 等を同一半導体基板 上に集積したいわゆる「シングル・チップ・マイ クロコンピュータ」が広い分野で大量に使用され ている。

シングル・チップ・マイクロコンピュータは、 その価格が安いという利点はあるが、プログラム を格納するメモリに読み出し専用メモリ (ROM) を使用しているため、プログラム・メモリ外付の マイクロコンピュータのように簡単にブログラム **開発ができないという欠点がある。このため、現** 状では、シングル・チップ・マイクロコンピュー タのROMを取り去り、命令を入力する端子を外 部に設けた、いわゆる「評価用チップ」により、 プログラムの開発を行っている。したし、評価用 チップは、その目的となるシングル・チォップ・ マイクロコンピュータに較べて、その開発に要す る工数は、さほど変らない割に生産される個数は、 極端に少ない。とれは、チップを供給するチップ 製造メーカーにすれば、きわめて非効率な事であ

る。このため、チップ製造メーカーは、アーキテ クチャ-は同一にして、ROM, RAM あるいは入 出力ポート等の資源(リソース)の規模の異なる シングル・チップ・マイクロコンピュータを準備 するといったいわゆる「ファミリ・化」を行い、 同一ファミリーのそれぞれのシングル・テップ・ マイクロコンピュータのプログラムの開発をその ファミリーと同一のアーキテクチャーで、かつ、 考えられる限り最大の資源を有する評価用チップ 一種類で行う事により、評価用チップの非効率性 を補ぎたっているのが現状である。

しかし、半導体製造技術(プロセス)の進歩に より、もっと高速または集積度の高いチップが製 造可能となったために、周辺回路の特性等の向上 及び、開発当時最大と考えられていた資源の拡張 の要求(たとえば、ROM/RAM 容量の拡張、A - Dコンパータ等の周辺回路の追加等)が評価チ ップの開発が完了してまもない時期に、市場から 出される群もまれてはたい。この根な場合、その ファミリーに新たにその様な要求を満足する品種

特開昭59-146352(3)

をシングル・チップ、マイクロコンピュータとして追加する都は、将来の市場を考えれば非効率な事ではないが、そのために、評価用チップも平行して開発するという事は、その予想される生産数量と、開発工数の点から見れば効率の良い事ではない。

新たた要求が単に周辺回路、たとえばA- Dコンパータの新散という場合には、その時点で評価チップの未使用の入出力ポート等を介して、外部回路として、追加する事は可能である。しかし、この場合でも、外部回路としてのA- Dコンパータの特性と、実際のシングル・チップ・マイクロコンピュータに内蔵されるものの特性とが完全には一致していない事等により、完全にプログラムを評価するという点に於いては不案が残るものである。

この様に、現在行われている評価チップによる シングル・チップ・マイクロコンピュ - タのプロ グラム開発は、技術の進歩に対して、柔軟性に欠 けるという欠点がある。

(発明の目的)

本発明は、以上の様を現状にかんがみ、シングル・チップ・マイクロコンピュータ内にわずかな回路を付加する事により、評価用チップを使用せずに、その目的とするシングル・チップ・マイクロコンピュータを複数個使用して、プログラムの開発はもちろんの事、ハードウェアの評価も行え、なかかつ、プログラムの開発時のみに必要な端子がきわめて少なく、端子効率のよいシングル・チップ・マイクロコンピュータ方式を提供する事を目的とする。

(発明の構成)

本第1発明の方式は、通常モ・ドとデバッグ・モ・ドの2つのモ・ドに切り換えるモ・ド切り換えをモード切り換えをデコードであるをデコーがと、複数の外部端子と、外部端子制御手段と、前配モ・ド切り換え手段がデバック・モ・ドに切り換っているとき前記複数の外部端子の9ちの所定の外部端子を命令入力端子

この欠点をなくするために、次の様なシングル ・チップ・マイクロコンピュータが考案されてい る。すなわち、命令を外部から入力するための命 令入力端子と、命令を外部から入力するか、また は、内部のROMの出力を使用するかを指定する 端子をその目的のためだけに備えたものである。 この方法によれば、プログラムを評価する評価用 チップと、目的とするシングル・チップ・マイク ロコンピュータは同一であるので、前述の評価用 チップの様を柔軟性の問題は解決される。しかし、 上配の追加された端子は「シングル・チップ・マ イクロコンピュータ」として使用する場合は不要 のものであるため、プログラムの開発が終了し、 実際の姿霞に組み込まれた時点では、ほとんどの 場合無駄にパッケージの端子を用いているにすぎ ないため、パッケ・ジの端子制限のきびしいシン グル・チップ・マイクロコンピュータにどって、 パッケージの端子を利用する端子効率が悪いとい 5別の問題がある。

#Rilデ-タ入出力端子に指定しかつシングル・チ ップマイクロコンピュータをマスター又はスレー プに指定する機能分担指定手段とを備え、前配モ - ド切り換え手段が通常モ・ドに切り換っている 場合は前配命令デコーダは前記プログラム格納メ モリから出力される命令をデコードし、前配モー ド切り換え手段がデバッグ・モードに切り換って いる場合は前記命令デコーダは前配機能分担指定 手段により命令入力端子に指定された前記外部端 子から入力された命令をデコーとし、もし前記シ ングル・チップ・マイクロコンピュータがスレー プに指定されており前記命令入力端子・データ入 出力端子のいずれにも指定されていない前記外部 **端子を操作する命令がデコードされた場合は眩外** 部端子を操作するためのデ - タを前記デ - タ入出 力端子に指定された前記外部端子より入力又は出 カレ、もし前記シングル・チップ・マイクロコン ピュータがマスターに指定されており前配命令入 力端子または前記デ-タ入出力嫋子に指定された 前記外部端子を操作する命令がデコードされた場

特問昭59-146352(4)

合には該外部端子を操作すべきデータを前記データ入出力端子に指定された前配外部端子に出力または入力することからなっている。

本第2発明の方式は、通常モードとデバッグ・ モードの2つのモードに切り換えるモード切換手 段と、プログラム格納メモリと、命令をデコード する命令デコーダと、複数の外部端子と、外部端 子制御手段と、ブログラム・カウンタと、前記モ - ド切り換え手段がデバック・モードに切り換っ ているとき前記複数の外部端子のうちの所定の外 部端子を命令入力端子及びディタ入出力端子に指 定しかつシングル・チップ・マイクロコンピュー タをマスター又はスレープに指定する機能分担指 定手段とを備え、前記モード切り換え手段が通常 モードに切り換っている場合は前記命令デコーダ は前記格納メモリから出力される命令をデコード し、前記モード切り換え手段がデバッグ・モード に切り換っている場合は前配命令デコーダは所定 のタイミングにしたがって前記プログラム・カウ ンタから前記機能分担指定手段により命令入力端

成を示すブロック図である。3値デコーダ(RES)
1は、リセット端子4に加えられた"+"(RES)
"-"のレベルにより、内部リセット信号2及び
モード切り換え信号3を以下の様に制御する。つ
まり、リセット端子4に加えられたレベルが"0"
のときには、リセット信号2を活性化し、モードのり換え信号3としては、通常モードを指定する
信号2を不活性化し、モード切り換え信号3に
りセット端子4に"-"のレベルが入力された場
自セット端子4に"-"のレベルが入力された場
自せ、リセット信号2を不活性化し、モードを指定する。さらに、
リセット端子4に"-"のレベルが入力された場
自は、リセット信号2を不活性化し、モードを指定する信号を出力する。

モード切り換え信号3が通常モードのときは、 発振器5内の選択回路(MUX)6は内部の増幅器 8の出力を外部端子(XŌ)7に接続する。この状 想で外部端子7と外部端子(XI)9間に共振回路、 たとえば、水晶発振子等を接続するとその共振周 被数で発振し、その発振出力は内部クロック(CK)

(寒 施 例)

以下、本発明について図面を参照して詳細に脱明する。

第1図は、本第発明の方式を適用したシングル ・チップ・マイクロコンピュ - タの一実施例の構

10として、内部回路の間期用信号として供給される。また、モード切り換え信号3がデバッグ・モードのときは、選択回路6は外部端子7を増幅器8の出力から切りはなし、 マスター/スレーブ切り換え信号11に接続する。この状態にかいては外部端子9に加えられたクロック信号がそのまま内部クロック10として使用され、また、外部端子7に低レベルが入力されると、マスター/スレーブ切り換え信号11はマスターを、また、高レベルが入力されるとスレーブを指定する。

ます、モード切り換を信号3が通常モードを指定している場合(このモードを「通常モード」という。)の各ブロック動作を説明する。命令デコーダ(INST・DEC)12は、ROM13から選択回路(MUX)20を介して出力される命令をデコードして、その命令の契行に必要な内部ブロックに動作信号を出力する。マイクロコンピュータの外部端子PA14、PB15、PC16、PD17は、プログラム・コントローラPAC21、PBC22、PCC23、PDC24と共に、いわゆる「入出力ポート」とし

特開昭59-146352(5)

て動作する。ALU19 の演算結果等のデータは内 部データ・パス18を介して内部の機能プロック 間でやりとりされる。この状態では、現在あるシ ングル・チップ・マイクロコンピュータとその動 作は基本的には同一である。

次に、モード切り換え信号3がデパッグ・モードを指定し、マスター/スレーブ切り換え信号11がマスターを指定している場合(とのモードを「マスター・モード」という。)の動作について説明する。このモードにおいては外部端子PC16は命令入力用端子として使用され、そこから入力された命令が命令デコーダ12によってデコードされる。また、外部端子PA14は外部データ・バスとして使用され、たとえば、外部端子PC16により入力された命令が外部端子PC16に RAM20のデータを出力する事を指示している場合には、アータを出力する事を指示している場合には、データ・パス18を介して、PA14に出力される。つまりことで、本来の入出力ポートとして使用されていないPC16とPA14に対する操作命令が突行

同様に行われる。

ル・チップ・マイクロコンピュータの一応用例で あり、第1図と同一機能のものには同一の参照配 号を付してある。この応用例では、リセット端子 4には、"+"または"0"のレベルの信号しか 入力しない。つまり、前述の通常モ・ドでしか使 用しない例で、この場合は一般的なシングル・チ ップ・マイクロコンピュータと同様の動作を行う。 第3図は、第1図に示した実施例のシングル・ チップ・マイクロコンピュータを2個使用し、ブ ログラムの開発を行う場合の応用例である。 シン グル・チャップ・マイクロコンピュータ30及び 31は、第1図に示したものと全く同一である。 ここでリセット制御回路 (RES.CONT)32 は、 " + "または " 0 " レベルを入力されて、リセッ ト雄子4に"-"または"0 "レベルを出力する。 外部発振器(EXT.CLK.GEN)33は、同期用の クロックをシングル・チャップ・マイクロコンピ ■-タ30及び31に出力するとともに、外部命

第2図は、第1図に示した実施例であるシング

れた場合、とのモードでは、その操作すべきデー タは、すべて、PA14に出力またはPA14から入 力される。

次に、モード切り換え信号3がデパッグ・モー ドを指定し、マスター/スレーブ切り換え假号11 がスレープを指定している場合とのモードを「ス レ-ブ・モード」という。)について脱明する。 とのモードにおいては、命令は外部端子 PD17か 6入力され、外部デ-タ・パスとして外部端子PB15 が割り当てられる。このモードにおいては、ALU19 及びBAM20 は、データ・パス18化データを入 出力する事を禁止される。このモードでは、PA14 またはPC16の操作命令がPD17より入力された ときのみ、命令デコーダ12から制御倡母が出力 される。たとえば、 PA14からデ-タを入力する 命令がPD17より入力されると、命令デコーダ12 は、 PA14から入力したデ - タを PB15 へ出力し、 また、PA14への出力命令が入力されると、PB15 から入力したデ-タが PA14へ出力される。 この 一連の動作は、PC16に対する操作命令のときも

令デコーダ(EXT.ID)3 4, 外部プログラム・カウンタ(EXT.P.C)35, 及びリセット制御回路32にも出力する。

次に、第3図に示した応用例の具体的動作を説 明する。

リセット制御回路32に"0"レベルが入力されると、シングル・チャブ・マイクロコンと - タ30及び31,外部発掘器33.外部の令デコーダ34,外部プログラム・カウンタ35は初期化の時32の入力が"0"がよりで、リセベルに変化すると、リセット制御回路32は、その出力4′を外部発掘器33からの外部ルで変化とせる。ク9/にかからで、リセックル・ディブ・マイクロコンが、の外ででひが、ブ・マイクロととなる。クター・レビュータ30及・チャブ・ロートになる。一方、シングル・チャブ・ローコンと、- タ31の外部 端子7は高レベルに固定さ

特開昭59-146352(6)

れているため、これはスレーブ・モードになる。また、この時、シングル・チップ・マイクロコンピュータ30及び31の内部状態は外部クロック9'により同期がとられる。外部プログラム・カウンタ35は、外部クロック9'に同期して、(PROG. MEM) (PROG. MEM) (PR

その命令が、PCにデータを出力する命令の場合は、第1図の説明からも明らかな様に、マイクロコンビュータ30のPAから出力されたデータがマイクロコンビュータ31のPBを介して、マイクロコンビュータ31のPCに出力される。また、その命令がPCからデータを入力する場合は、マイクロコンビュータ31のPCに入力されたデータが、同31のPBを介して、マイクロコンビュータ30のPAに入力され、命令で指定されたBAM等に格納される。

命令を入力する端子の使用していない時間を利用 して週択回路(MUX)41を介しアドレス・イン ストラクション・バス(AIB)42に出力する事 により、外部命令デコーダ及び外部プログラム・ カウンタを不要としている。

次に、第5図のタイミング図を参照したがら第4図の動作説明を行う。第5図に示した通り本実施例のマイクロコンビュータは、M1, M2, M3から成る3つのサイクルで命令を突行する。まず、M1では外部選子PC16または、外部端子PD17から入力された命令をデコードし、M2で必要なデータを読み出し、それに対する演算を施し、M3でその演算結果を指定された場所に格納する。この事から明らかな様に命令の入力が必要なのはM1の期間だけであり、M2、M3の期間にはの令を入力してやる必要はない。このためこの実施例では、M2の期間にブログラム・カウンタ40の下位の内容をPC16に

外部命令デコーダ34は、もし、ブログラム・カウンダ操作命令(たと見ば分岐命令)がブログラム・メモリ36から出力されたのを検出して、分岐すべき番地を外部プログラム・カウンダ35ヘロードするために使用される。

この第3図の応用例からも明らかな様化、本第1発明によれば、デバッグ・モード時のみに使用されるという外部端子がないため、外部端子利用の端子効率がきわめて高いという事が容易に理解されよう。

第4図は本第2発明の方式を適用したシングル・チップ・マイクロコンピュータの一実施例の構成を示すプロック図である。この中で第1図と同一のものには同一の参照記号を付し、詳しい説明は省略する。

第1図に示す実施例では、第3図の応用例でも 示した通り、外部にプログラム・カウンタと、命 令デコーダが必要である。

第 4 図の実施例では、内部のプログラム・カウンタ(PC) 4 0 の内容をデバッグ・モード時には、

出力する。そしてM1の期間に命令をPC16 から入力する。また、スレープ・モードに指定されている場合は、M2及びM3の期間では、PD17を高インピーダンス状態とし、M1の期間に、命令をPD17より入力する。以上説明した以外の動作は、第1図の実施例と全く同一である。

第6図は、第4図に示した実施例の一応用例である。この内で第3図と同一のものには同一の参照記号を付し詳しい説明を省略する。マイクロコンピュータ50及び51は第4図の実施例のものと同一である。リセット制御回路(RES.CONT)32により、リセット構子4に加えられている"1"レベルの信号が、外部発振器(EXT.CLK.GEN)33の出力である外部クロック9′に同期して"-"レベルに変化すると、マイクロコンピュータ50はマスター・モードに、また同51はスレーブ・モードに入り、互にクロック9′に同期して第5図のM2のタイミング動作を開始する。外部発振器33は、M2の期間の後半に上位アドレス・ラッチ信号53を、またM3の期間の後半に下位

特徴昭59-146352(ア)

ドレス・ラッチ信号 5 4 をアドレス・ラッチ (ADDR. LATCH) 5 2 に出力する。 アドレス・ラッチ52 は、それらの信号により、外部アドレス/命令パス 5 6 上に出力されるアドレスをラッチし、ブログラム・メモリ (PROG.MEM) 3 6 の入力とする。プログラム・メモリ 3 6 は外部発振器 3 3 か 5 M 1 の期間出力される命令入力信号 5 5 に同期して、命令を外部アドレス/命令パス 5 6 上に出力し、その命令は、マイクロコンピュータ 5 0 及び 5 1 に入力される。

All the second second

The second secon

いま入力された命令が、外部端子 P C からデータを内部 B A M へ入力する命令であるとすると、スレーブ・モードに設定されたマイクロコンピュータ 5 1 の端子 P C から入力されたデータは、間5 1 の端子 P B に出力され、マスター・モードに指定されているマイクロコンピュータ 5 0 の R A M の内容を端子 P C に出力されているの場合は、マスター・モードに指定されているマイクロコンピュータ 5 0 の R A M の内容が、

能部分70を第7図の機能ブロックに置き替える 事により上記の目的を達成する事が可能である。

以下第7図を参照しながらその動作を説明する。なお、第7図のブロックのうち第6図と同じプロックには同一の参照記号を付し、その詳しい説明は省略する。

選択回路(MUX)72は、一方の入力として、プログラム・メモリ36の出力&ビットが入力され、も9一方の入力として、アドレス・ラッチ52 n ビットと、分岐命令オペレーション・コード発生器(JMP)71の出力mビットが並列に入った。 2 でラッチでは、プログラム・メチ52にラッチでは、現在アドレス・ラッチ52にラッチでは、現在アドレス・ラッチ52にラッチでは、現在アドレス・ラック。)へ分岐せよという命令をプレーク要求信号73が非活性のときその出力を高活により選択する。 選択回路72はずかった 2 は、選択回路72はプログラ

つまり、第6図の応用例も終3図の応用例と問じ様に、マスター・モードに指定されているマイクロコンピュータのそのが一トとして使用になっていないが一トの操作は、スレーブ・モードの令ではではなが、命令で指でされたボートが、マスター・モードのマイクロコンピュータのそのボートが操作され、スレーブ・モードのマイクロコンピュータのそのボートは操作された

一般にプログラムのデバッグ時には、実行中の プログラムを一時停止させたり(ブレーク機能)、 1ステップづつ実行させる機能(1ステップ機能) が必要である。第6図の応用例の点線で囲んだ機

ム・メモリ36の出力を外部アドレス/命令パス 5 6 に接続する。また、ブレーク要求信号73が 活性化されると「現在番地へ分岐せよ」といり命 令を外部アドレス/命令パス56上へ出力する。 これから明らかな様にブレーク要求信号73が活 性化されると、マイクロコンピュ・タ(一般的に はマイクロプロセッサ)に常に「現在番地へ分岐 せよ」といり命令が入力されるため、外見上その マイクロコンピュ - タは現在番地で停止している 様にみえる。このプレーク要求信号13をマイク ロコンピュータの動作クロックに同期させて、活 性化させたり非活性化させたりする事により1ス テップ動作が行える事は当業者なら容易に想像で きるであろう。この様に第7図の応用例は、本発 明によるマイクロコンピュータの内部にデパッグ ・モードのみに使用される回路を内蔵させなくて もプレーク動作や1ステップ励作が可能な事を示 **す。集積回路において、そのコストは、ほぼテッ** プの面積に比例するため、この様にチップ上の回 路を増加させる事なく容易にプレーク動作や1ス ナップ動作をさせられる事は、そのシンクル・チップ・マイクロコンピュータを通常モードにおいて使用する場合のコスト・ダウンに大いに貢献す

る事は容易に理解されるであろう。

さらに、これらの実施例では、いずれも目的と するシンクル・チップ・マイクロコンピュータを 2 個使用して、プログラムの開発用に応用する様 になっているが、これは、外部端子の都合により

て、ブログラムの開発等を行なりことができ、従来の評価チャプを使用する場合に較べ、はるかに柔酸にシングル・チャブ・マイクロコンピュータの仕様が決定できるほか、プログラムの開発サンクけに必要な外部端子を非常に少なくでき、シングル・チャブ・マイクロコンピュータとして使用する場合に、外部端子の利用の端子効率がきわめて高いところのシングル・チャブ・マイクロコンピュータが得られる。

4. 図面の簡単な説明

第1図は本第1発明の方式を適用した一実施例のシングル・チップ・マイクロコンピュータの機成を示すプロック図、第2図は第1図の実施例の通常モードでの応用例を示すプロック図、第3図は第1図の実施例のデバック・モードでの応用例を示すプロック図、第4図に大一実施例のシングル・チップ・マーラの構成を示すプロック図、第5回は第4図の実施例の動作を説明するためのタイムチ

特開昭59-146352(8)

2個にしたまでで、機能分担手段を複雑にする事 により、3個以上のシングル・チップ・マイクロ コンピュータを使用してもよい。

ところで、ブログラムの関発を行う場合は、単

化プログラムのみを修正しながら行う事はまれて、
マイクロコンピュータの内部の状態(たとえば、
参照されたメモリの内容等)をモニタしながら行

方方が効率がよいが、本発明によるシングル・チップ・マイクロコンピュータ方式のデパッグ・モードを使用して、ブログラムを開発する場合は、マスター及びスレーブのデータ変換用に外囲でマスター・モードのときはPA14、またスレーブ・モードのときはPB15に相当する)をモニタする
事によって、上記の目的を達成できる事は皆うま
でもない。

(発明の効果)

以上詳細に説明した通り、本発明の方式によれば、前述の構成をとることにより、目的とするシングル・チップ・マイクロコンピュータを使用し

・ャート、第6図及び第7図は第4図の実施例の応 用例を示すプロック図である。

図において、


1 …… 3 値デコーダ(RES)、 2 …… りセット 信号、3……モード切換、4……リセット囃子、 4′……リセット制御信号、5……発振器、6。 20,41.72……選択回路(MUX)、7.9 ……外部端子、8……增幅器、9′……外部クロ ック、10……内部クロック、11……マスター ノスレープ切り換え信号、12……命令デコーダ (INST. DEC)、1 3 ······ ROM、1 4 ····· 外部端 子PA、 15……外部端子PB、16……外部端 子 PC 、 1 7 ····· 外部 端子 P D 、 1 8 ····· 内部 デ - タ・バス、19……算術論理ユニット(ALU)、 2 1 ····· プログラム・コントローラ(PAC) 2 2 ··· ...プログラム・コントローラ(PBC) 23......プロ グラム・コントローラ(PCQ) 24 プログラム ・コントローラ(PDC) 30. 31…… (第1発明 の一実施例の)シングル・チャブ・マイクロコン ピュータ、32……リセット制御回路(RES.CANT)

特開昭59-146352(❷)


38……外部発掘器(EXT, CLK, GEN)、34
……外部命令デコーダ(EXT, ID)、35……外
36……プロプラム・カウンタ(EXT, PC)、40……
プログラム・カウンタ、42……アドレス・インストラクション・バス(AIB)、50、51……
(第2発明の一実施例の)シングル・チップ・マイクロコンピュータ、52……アドレス・ラッチ
(ADDR, LATCH)、53……上位アドレス・ラッチ
のテザーの令人力信号、56……外部アドレス/
命令パス、70……被能部分、71……分岐命令オペレーション・コード発生器(JMP)、73……
…ブレーク要求信号。

代理人 弁理士 内 原






特開昭59-146352 (10)



孵4図



第 5 🗵

